请问有没有大佬有没过期的2018.3版本的vivado的licence啊，求求了

请问一下有没有大佬知道，通过公众号下载的vivado，安装好后，解压的安装包文件夹可以删除吗#fpga##vivado#

在网上查到modelsim联合vivado进行仿真需要版本对应 我使用的是vivado23.2但是我找不到modelsim se 2023版本 或者大佬们有其他可以进行联合仿真的版本和方法也可以踢我一下

比如Y=（A｜B｜C）；他就只能画两个或门。不能画一个3接口的或门吗

不知道为什么，安装好以后无法使用reg和wire标识符，导致以前写的代码都不能用，是少了什么插件吗，求大神解答

同步fifo IP核为什么给复位信号了里面的数据还在

在tool->launch Vitis IDE后报错Vitis IDE Launch failed，去Help中的Device 中重新安装了相对应的Vitis IDE ，但是安装过后依然会报以上错误，求大佬指示

求助各位大佬，这个报错是什么意思啊，是要再编一个模块的程序吗

vivado吧里面的大佬们，我有个计组课设，用vivado写代码，源文件，IP核都不知道怎么办😣😣，求助，有偿！（第六题）

分享贴子

我在用vivado调用DDS-IP仿真时，一直无法输出数据，这是啥原因呢，怎感觉自己少了一个步骤，但我和别人的做法一样啊，能否帮帮我看看是啥情况，谢谢各位

点开没看见设置的地方啊

请问仿真时，输入一直是Z，波形是红色，输出是XXXX，波形是蓝色是什么原因

这个floating_point_v7_1_7的ip核在哪里下载啊？为什么我的vivado里面只有一个floating_point_1.0？网上也找不到

问题如图，进行auto connect会出现 “disconnect hw_server localhost:3121 connect hw_server INF0: [lbk]Labtools 27-2285[rbk]Connecting to hw_server url TcP:localhost:3121” 推测是驱动问题，按照网上一些列教程进行了digilent驱动重新安装、dlc_win10安装，都不行，驱动安装成功后通用串行总线控制器里应该有“USB serial Converter”，但一直都没有，识别不到硬件，好几天了都一直解决不了

无论是官网的下载器还是zip包，在运行xsetup.exe时都是先有一会加载界面，但是之后就闪退了。确认了文件名不长，在根目录下，也试过使用.bat文件删除代码再用管理员运行排除了程序冲突。确定电脑系统磁盘空间充足，系统为win10,64位。

急求 做一个实验设计 我手里面有源代码 有偿

按照b站上的教程添加文件，一直在响应，出不来那个定义模块输入输出的面板，什么原因呢 新手菜鸟求指点

点击add files后就弹出这个报错，请问如何解决?急急急，求求大佬们，不然挂科了

然后就闪退了

想问大佬们，想从基础开始学，看谁的视频比较好

请问有没有懂vivado 的ldpc ip核的，我们实验室买了不会用，这个译码器输出总是错的

求助各位，请问这个报错是怎么回事啊，新建项目时出问题了

求助大佬，这个报错是怎么回事啊，快交作业了，很急，求求了

用vivado新建一个工程，然后报错了，有大佬遇到过吗？该如何解决

想添加多线程命令set_param general.maxThreads 8，不小心输入到command name后，vivado卡死，然后再打开程序显示

这是什么原因是因为我vivado功能不全不支持HLS IP

如题，使用EGO1开发版编写程序，代码可以运行。下一步进行flash固化，但是生成mcs文件时一直报错，是什么情况

各位大手子好，小弟初学FPGA，购置了一块开发版用于程序的上板调试，vivado的版本是2016.2，芯片是赛林思的XC7A35T，用xilinx官方的JTAG下载器连接电脑，但是一直报这个错（unkonw escape sequence）百度上也搜了还是找不到解决方案 ，还望大手子解疑答惑，谢谢！

救救啊，实验做不出来要挂科了

rt

这是为什么错呀

网上方法都试了，电脑也关机重启了，也弄不好。 之前也遇到过这种问题，重启了一下好了，现在又遇到，哭了

用vitis hls进行C综合的时候报了这么个错，以前都没遇到过。请问各位大佬这个错是啥原因，咋改呀。而且它这里提到的csynth.tcl这个文件根本就不存在呀

如题，在尝试过安装18.3和2023版本后都出现了这种问题。软件安装完成后即使不使用，在启动需要通过小蓝熊检测的游戏时都会出现闪退，而通过跳过小蓝熊启动，或者是删除vivado软件的方式都能恢复正常。有没有大佬提供下解决思路

如题，我用的轻薄本，本地内存不够了。。可以把vivado装在移动硬盘里吗？

私聊发项目要求，大概内容是对一个包含1000个数字的列表进行降序排序…#vivado##Ultra96#

今天打开工程的时候 vhd文件全部被分进了non module files里……这是怎么回事………………

一断网重连速度就飙升，一会就慢到几kb每秒了。

软件版本：vivado2020.2 系统版本：win11 尝试过的解决办法： 1、重启电脑 2、建立新的工程 3、仿真原本来可以仿真成功的工程 4、取消勾选Tools>Settings...>Simulation>Advanced>Enableincremental compliation以及 Includeall design source for simulation前的勾选框 5、在Tools>Settings...>restore所有设置，并重启vivado 6、重装vivado 以上几种办法皆尝试过，都不管用

为什么点击set up后出现这个报错啊

在学量化的时候课本里问ap_fixed<8,-3>能表示的最大数和最小数是什么？ap_fixed<8,12>又是怎么样，这块不是很明白，有没有大佬解惑一下

我做了一个工程，输入一个40MHz时钟为顶层的clk_sys引脚，然后用clocking wizard IP分出一个40M的时钟c0和一个100M的时钟c1。我想让这两个时钟之间的异步忽略时序约束。 我看netlist里是这样的(pll是这个ip的名字)，如下图。 我写了下面的XDC文件内容： create_generated_clock -name clk40 -source [get_ports "*clk_sys*"] -multiply_by 1 [get_pins clk_manager/pll/inst/c0] create_generated_clock -name clk100 -source [get_ports "*clk_sys*"] -divide_by 2 -multiply_by 5 [get_pins clk_manager/pll/inst/c1] 但是报