|贴子

2021-06-06
大佬帮我看一下代码哪里错了verilog吧
module（ input [7:0] dataa, input [7:0] datab, input add_sub, // if this is 1, a...
2021-01-26
应该没有人了吧cccp5102的小破...吧
来贴吧找点东西，突然想到还有这个吧