以前写过关于EMI测量及对策的相关文章，好像还蛮受欢迎的，现在希望把电路工程师另外一个难以处理的ESD对策方法，提供个人多年的处理经验，希望能对各位业界同好有所帮助。
在早期电子组件质量的水平不佳，在经过ESD的超高电压连续击打时，会造成电子组件的损坏，比较容易加以对策处理，只要针对损毁组件加以分析，并且增加一些保护组件即可。然而现代的电路主要由MCU芯片操控，虽然组件不会损坏，却容易由于ESD的超高电压在电路板各处流窜干扰，造成MCU控制信号错乱，机器的动作产生异常，甚至MCU芯片因而停止工作。
ESD的正负极性超高电压，经由空中近距离放电，被电路的高阻抗部份吸收能量，进而冲击其它相关电路，或而经由直接接触放电，在电路板的广大地线间流窜干扰。对策处理的方法一般有两种，一是积极性的冲击防护，找出干扰的途径或是被干扰的组件部位，设法加以补强防范。另一种是消极性的复位启动处理，在产品因ESD干扰产生动作异常后，能够由MCU产生复位动作，让产品自动恢复功能。在现代的电路结构上，由于MCU的控制电路与其它电路各部份的IC芯片都有关联。且高量集体芯片的对外连结脚位很多，很难予以完全的保护，因此积极的围堵对策一般成效不彰。
积极性的处理思考原则：
1) 一般I2C的CK及DA部位是最容易受到干扰，而产生异常动作，因为在路径上连结较长，且与其它各受控IC相关联。（必须在MCU端的Clock与Data脚位追加如图的保护电路）
2) 保护电路的电阻及电容器在于对瞬间1 nS的高压产生充电缓冲，两个二极管在于对60 nS充电后的正负电压水平予以限幅保护。(建议 R=100 Ohm, C=150 pF, D1=D2=1N4148)
3) 注意主芯片的所有逻辑输入脚位元，必须以较低电阻如10KOhm连接电源或地线，不可空悬。
4) 正极性的ESD电压冲击，会使受干扰的输入脚位，在瞬间接受远高于其电源的电位。反之，负极性的ESD电压冲击，则为低于其接地线的电位。
5) 机器内大体积的金属导电体，容易吸收储存ESD能量再传送其它电路，因此尽可能以导线连通至远离MCU地线的端点，以分散ESD能量。
消极性的处理思考原则：
1) 比较各输入及输出脚位在动作产生异常后，逻辑电压的差异产生，尤其是与MCU相关联的脚位。
2) 利用逻辑电位差异的侦测，及外加的控制电路元件，启动MCU的复位动作。
3) 利用MCU程序软件的侦测功能，自行启动复位功能。
在早期电子组件质量的水平不佳，在经过ESD的超高电压连续击打时，会造成电子组件的损坏，比较容易加以对策处理，只要针对损毁组件加以分析，并且增加一些保护组件即可。然而现代的电路主要由MCU芯片操控，虽然组件不会损坏，却容易由于ESD的超高电压在电路板各处流窜干扰，造成MCU控制信号错乱，机器的动作产生异常，甚至MCU芯片因而停止工作。
ESD的正负极性超高电压，经由空中近距离放电，被电路的高阻抗部份吸收能量，进而冲击其它相关电路，或而经由直接接触放电，在电路板的广大地线间流窜干扰。对策处理的方法一般有两种，一是积极性的冲击防护，找出干扰的途径或是被干扰的组件部位，设法加以补强防范。另一种是消极性的复位启动处理，在产品因ESD干扰产生动作异常后，能够由MCU产生复位动作，让产品自动恢复功能。在现代的电路结构上，由于MCU的控制电路与其它电路各部份的IC芯片都有关联。且高量集体芯片的对外连结脚位很多，很难予以完全的保护，因此积极的围堵对策一般成效不彰。
积极性的处理思考原则：
1) 一般I2C的CK及DA部位是最容易受到干扰，而产生异常动作，因为在路径上连结较长，且与其它各受控IC相关联。（必须在MCU端的Clock与Data脚位追加如图的保护电路）
2) 保护电路的电阻及电容器在于对瞬间1 nS的高压产生充电缓冲，两个二极管在于对60 nS充电后的正负电压水平予以限幅保护。(建议 R=100 Ohm, C=150 pF, D1=D2=1N4148)
3) 注意主芯片的所有逻辑输入脚位元，必须以较低电阻如10KOhm连接电源或地线，不可空悬。
4) 正极性的ESD电压冲击，会使受干扰的输入脚位，在瞬间接受远高于其电源的电位。反之，负极性的ESD电压冲击，则为低于其接地线的电位。
5) 机器内大体积的金属导电体，容易吸收储存ESD能量再传送其它电路，因此尽可能以导线连通至远离MCU地线的端点，以分散ESD能量。
消极性的处理思考原则：
1) 比较各输入及输出脚位在动作产生异常后，逻辑电压的差异产生，尤其是与MCU相关联的脚位。
2) 利用逻辑电位差异的侦测，及外加的控制电路元件，启动MCU的复位动作。
3) 利用MCU程序软件的侦测功能，自行启动复位功能。
