可以帮忙解决么

有没有心率检测仪啊 急求！！！邮箱3038282486@qq.com

能给我一份交通灯的莫～楼主好人641896908@qq.com

有没有单向的交通灯，简单的，双向我改不来 ，谢谢

T我有至芯科技FPGA就业班培训书，可以共享z

设计一个具有如下功能的简易频率计。
1．被测信号的频率范围为1～500kHz，用4位数码管显示数据。
2．测量结果直接用十进制数值显示。
3. 被测信号是方波脉冲信号，幅值2.5V。
4. 具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。
5. 能显示脉冲信号占空比（误差不大于1%）
求助啊！！！！！！！！！！
DEO CV quartus 15.0

《可编程逻辑器件》研究生课程设计实验
下列各图表分别为某型号液晶显示器（400*240像素）的驱动框图；输入信号说明表；输入信号时序图以及输入信号参数表。表中IRD对应于接口定义文件中的RED, IGD对应用接口定义文件中的Green，IBD对应Blue, DE对应Data-En, HSYNC对应/HSYNC, VSYNC对应/VSYNC.
请根据以上图表的参数和时序波形图，设计一个基于FPGA的液晶显示控制模块。该模块可以产生相应的显示控制时序波形，并对该液晶屏输出黑白隔行显示、黑白隔列显示、红绿蓝隔行显示、红绿蓝隔列显示四种显示模式。这四种显示模式由两个外部控制信号in1、in2控制。
要求：
1、本设计实验完成后需撰写设计报告，并用A4纸打印，于2016年1月14日上午考试当天上交。以满分40分计入期末考核成绩。
2、设计报告封面需注明学号、姓名、专业。
3、设计报告必须包括但不限于以下内容：
(a) 设计源代码及testbench代码（10分）
(b) RTL级电路图、功能仿真波形图（10分）
(c) 文本格式的时序约束文件（.SDC文件）、时序约束报告（10分）
(e) 分析设计可以达到的性能指标。包括资源占用率、关键路径延迟、可以达到的最高时钟频率Fmax等参数，并给出改进的建议。（10分）
注意：
1、本设计统一指定Cyclone系列芯片EP1C12Q240C8为设计芯片。 外部晶振产生40Mhz的时钟通过该芯片的专用时钟输入管脚输入芯片。芯片内部实现4分频后产生10Mhz时钟作为液晶显示器的DOTCLK输入。
2、本设计统一指定外部输入信号如下：
外部晶振的输入时钟信号Clk；异步清零信号clr(该信号低电平有效，检测到该信号持续为低20ns时，FPGA所有输出信号为零)；同步的使能信号en(该信号高电平有效，当检测到该信号持续为高20ns时，FPGA输出相应的控制时序波形开始工作)；两路显示模式控制信号in1、in2（只有持续时间大于100ns才是有效的输入）。时序约束时统一以上这些输入信号的输入最小延迟为1.2ns, 输入最大延迟为3.7ns。
3、本设计统一指定的外部输出信号如图一所示。只包括IRD[5,0]; IGD[5,0]; IBD[5,0]; DOTCLK; DE; HSYNC; VSYNC几种管脚，并且时序约束时统一以上这些输出信号的输出最小延迟为1.8ns, 输出最大延迟为3.5ns。
4、所有的输入信号要求绑定在芯片EP1C12Q240C8的bank1，所有的输出信号要求绑定在芯片EP1C12Q240C8的bank3。

求分享，邮箱568525109@qq.com

楼主，可以做电子密码锁吗

有没有 基于FPGA的键盘控制器设计的 有的发下 楼主好人

利用SOPC Builder建立和配置Nios II硬件
系统，并在quartus II中完成NiosII硬件系统的
分析综合、硬件优化、配置文件编程下载等；
（4）Nios IIIDE开发软件完成系统软件开发及
调试，实现FPGA控制PS2键盘在LCD1602液
晶上正常显示键盘键值的功能；（5）应用工程
设计实现键盘模拟音符正常发生；软硬件联合调
试，完成系统设计；

有没有基于VHDL的出租车计价器设计的 有酬劳饿

异步fifo

楼主，有FPGA的等精度多功能频率计的设计这方面的资料吗，谢谢了594015640@qq.com